X-fest

アヴネット株式会社ザイリンクス株式会社

大阪会場 日程:2015年2月6日(金) 会場:梅田スカイビル タワーウエスト 22F

  • トレーニングコース・セッション情報

  • 開催概要

X-fest オリジナル・トレーニングコース

スケジュール

9:30 開場

10:00—10:05

開会のご挨拶

アヴネット株式会社

10:05—10:45

特設ページへ

スマートとスケーラビリティの未来
(キーノート・セッション+Xilinx最新ロードマップ)

ザイリンクス株式会社

10:45—10:50 Break

10:55—11:40
A-4詳細情報

Zynq®-7000 All Programmable SoCのモジュールベース開発

Time to Marketの短縮

Zynq®-7000 All Programmable SoCをベースに開発されたSystem-On-Module(SOM)はお客様の設計サイクルの短縮、トータルコストの削減、開発リスクの低減を実現します。このコースではSOMベースの設計の利点を探求しながら、次世代のシステム開発を見据えたアヴネットがご提供するZynq®-7000 All Programmable SoCベースのSOMポートフォリオをその効果とともにご紹介します。実際の市場における複数の採用事例をベースとしたケース・スタディでは、SOM開発キットを使ったプロトタイピングと、量産化への課題克服の具体例をご紹介します。

アヴネット株式会社

 
B-1詳細情報

UltraScale™ FPGAにおける高速デジタル信号処理

JESD204Bによる広帯域アナログ・フロントエンドの実現

ザイリンクスUltraScale™ FPGAに搭載された膨大なデータ伝送を実現する広帯域幅マルチギガビット・シリアル・トランシーバ(MGT)を利用することで、画期的な高速デジタル信号処理アーキテクチャの実現が可能となります。このコースではアヴネット製Kintex® UltraScale DSP Kitに、JESD204B標準の高速シリアル・インターフェイスを搭載、広帯域高性能アナログ・データコンバータと共にデジタル・フロントエンドを実現するテクニックを紹介します。デモでは、MATLAB® Simulink®によるモデルベースの(高速アナログ・フロントエンド採用)信号処理システムの設計フローをご覧頂けます。

アヴネット株式会社

11:40—11:50 Break

11:50—12:35
A-2詳細情報

UltraScale™ FPGAのメモリ・インターフェイス設計

ザイリンクスの最新アーキテクチャであるUltraScale™デバイスは、最新のメモリ技術、特にDDR4 SDRAMをサポートします。このコースでは、システムをDDR3メモリからDDR4メモリへ移行する事による技術的メリットを探求します。UltraScale™デバイスでDDR4メモリを利用する場合のシリコン機能とメモリ・コントローラを作成するMemory Interface Genrator(MIG)ツールの概要を説明します。また、ザイリンクスKintex® UltraScale FPGA KCU105 Evaluation Kitで実現可能な、2,400 Mb/s DDR4 DRAMアクセスの設計手法をご紹介します。さらに、DDR4以降のメモリ・インターフェイスとして有望で、DDR4のx5倍の帯域を実現するHybrid Memory Cubeシリアル・メモリ・インターフェイスへの、UltraScale™デバイスからのアクセス方法についてもご紹介します。

アヴネット株式会社

 
B-4詳細情報

Zynq®-7000 All Programmable SoCによるインテリジェント・モータ制御

このセッションではインテリジェントなモータ制御系の設計エンジニアが直面する課題とソリューションをご紹介します。MATLAB®/Simulink®によるモデルベースデザインと呼ばれる設計手法では、モータやドライバを含む制御対象、ホールセンサーなどの周辺回路、ARMプロセッサやFPGAに実装するアルゴリズム全てを統合したモデルでシミュレーションを行い、統合テストで発生するであろう問題を早期に洗い出すことで手戻りを削減することが出来ます。また、シミュレーションを行ったモデルからは、C/HDLコード生成により、コードを書かずしてZynq®-7000 All Programmable SoCのPS部、PL部に実装することが可能です。さらに、そのモデルは生成コードや各デバイスの単体テストだけでなく、パラメータ調整や応答のモニタリングが可能な統合テストに再利用することができます。

マスワークス合同会社/アヴネット株式会社

12:35—13:25 Lunch Time

13:25—14:10
A-1詳細情報

最新FPGA/SoCの電源および熱設計

ザイリンクスFPGA/SoCの設計要件

最新のFPGA/SoCシステムに最適な電源アーキテクチャの設計は、経験豊富な電源設計者にとってもチャレンジングな課題となりつつあります。コスト、効率、複雑度、およびサイズとの間で適切なバランスを取るには、FPGA/SoCの設計要件の熟知が必要です。このコースでは、許容誤差、熱性能と熱設計、電力効率その他の主要な設計課題に、豊富な具体例を交えて取り組みます。電力の推定、シミュレーション、および設計をサポートするために利用可能なリソースについてもご紹介します。

アヴネット株式会社

 
C-2詳細情報

Zynq®-7000 All Programmable SoCによるIoT向け無線システム

IoT(Internet of Things)の実現には無線システムの活用が不可欠です。無線システムの接続性は、多くの組み込みシステムの必須要件になりつつあります。このコースでは、各種要件に合った技適認定済み無線モジュールを使った組み込みシステムの開発事例をご紹介します。これによって、設計者は煩雑な無線規格の準拠や認定の手間を省く事が出来ます。具体的には、無線モジュール選定時におけるトレードオフの説明、Pmod対応Wi-Fiモジュールを想定した(Zynq®-7000 All Programmable SoC評価ボード)MicroZed™ LinuxリファレンスデザインへのSDIO経由Wi-Fiモジュール導入方法をハード、ソフト双方の課題と解決方法を含めてご紹介します。

株式会社OKIアイディエス

14:10—14:25 Break

14:25—15:10

特設ページへ

高速・高分解能のシグマデルタADコンバータの性能を最適化するための、
デジタル側との接続方法のポイント

アナログ・デバイセズ株式会社

 
C-4詳細情報

IoT対応データロガーのインテリジェント化(スマート化)

Zynq®-7000 All Programmable SoCが実現するセンサベースシステム

IoT(Internet of Things)は、民生分野や医療、社会インフラだけでなく、産業マーケットに於いてもデータロガー・システムに次なる飛躍を要求します。従来は、データロガー・システムはデータ収集を行うだけで、データ解析や判断・決定は全て中央処理システムが担ってきました。このコースでは、ザイリンクスZynq®-7000 All Programmable SoCを用いた複数のセンサ・インターフェイスの具体例により、データロガー自身がローカルにデータ解析を行うスマートシステムの実現方法をご紹介します。ケース・スタディでは、Zynq®-7000 All Programmable SoCを使ったセンサ・フュージョンの実現と、その信頼性向上、機能拡張、および処理効率向上設計事例を、C言語からの上位合成技術とともにご紹介します。

アヴネット株式会社

15:10—15:40 Coffee Break

15:40—16:25
B-3詳細情報

Zynq®-7000 All Programmable SoCのためのオペレーティング・システム

組み込みソフトウェア・システムは日々、高性能化・複雑化の要求が進んでおり、インフラ接続、タスク管理を容易にしてくれる、一貫した開発環境求められます。オペレーティング・システムの採用により、これらの問題は解決できますが、正しいオペレーティング・システムの選択には、それぞれの基本的概念の理解、各種オプションの有効性検討、および入念な比較が必要となります。このコースでは、Zynq®-7000 All Programmable SoCがサポートするオペレーティング・システムの比較リストをもとに、選定時に考えるべき項目、実質的に問題になる重点ポイントなどを、オペレーティング・システムの標準的なリファレンスデザインを実設計に利用する例を使ってご紹介します。ケース・スタディでは組み込みシステムで採用の多いLinuxとリアルタイムOSを使ったAMPシステム構築例をとりあげ、AMPシステム構築におけるOS移植、アプリケーション開発、起動オプション、ハードウェア設計で考慮すべきポイントをご紹介します。

株式会社OKIアイディエス

 

特設ページへ

最新の認証事例とMaximのハードウエア認証DeepCover®製品が提供する
FPGA IPプロテクションの紹介

マキシム・ジャパン株式会社

16:25—16:40 Break

16:40—17:25
A-3詳細情報

Zynq®-7000 All Programmable SoCのブートとコンフィグレーション

Zynq®-7000 All Programmable SoCでは、プロセッサ部のブートアップと、ロジック部のコンフィグレーションが必要です。このコースでは、各アプリケーションに最適なZynq®-7000 All Programmable SoCの起動・設定方法の選択についてご紹介します。具体的にはいろいろなコンフィグの方法やブート・デバイスのオプションに関連して、周辺ハードウェアのセットアップ、セキュア/非セキュアのブート設定、マルチ・プロセッサー・ブートその他をご紹介します。実際にQSPI、SD、microSD、eMMCなどの各種ブート・デバイスを利用した場合の起動パフォーマンスの分析についてもご紹介します。

アヴネット株式会社

 
B-2

Zynq®-7000 All Programmable SoCでのパーシャル・リコンフィギュレーション

組み込みシステムは日々複雑化してゆく一方で、設計者は許されたシステム・リソースの中で高いパフォーマンスの実現を求められます。そのような中で、Zynq®-7000 All Programmable SoCの最大の利点であるパーシャル・リコンフィギュレーション機能が、必要不可欠な要件となりつつあります。ソフトウェア無線、産業用Ethernetプロトコルなど、物理インターフェイスは類似しているがロジック要件が異なるアプリケーションの場合、ロジックを部分的にリコンフィギュレーションさせることで、複数のソフトウェア・アプリケーション要件に適合させられることは、リソース削減のための非常に有効な手段です。このコースでは組み込みシステムに於いてデバイス使用率を低減し、かつスケーラビリティや保守性を改善させる、画期的な方法である、パーシャル・リコンフィギュレーション機能の活用法を皆様にご紹介します。

アヴネット株式会社

 
C-1詳細情報

Zynq®-7000 All Programmable SoCによる進化した画像解析(Smarter Vision)システムの実現

画像解析を行うシステムの高機能化に於いて、リアルタイムでのビデオアナリシスの需要が高まっています。高性能なビジョン・アルゴリズム開発ではC言語からのハードウェア合成が不可欠です。本コースでは(進化した画像解析)Smarter Visionシステムの最新開発動向として、最新の高位合成ツールVivado® HLSを使い素早くアルゴリズムをハードウェア実装し、高い生産性を実現する設計フローを説明します。また、高位合成ならではの画像処理システム構築の勘所や、画像解析システム評価に最適な各種(高解像度イメージ・センサ採用のZynq® Embedded Vision)評価キットについてもご紹介します。

アドバンスド・テクノロジー・リサーチ・ジャパン合同会社

17:25—17:40 Refreshments

大阪会場 受付を終了しました

Copyright © 2014 Avnet, Inc. All rights reserved.